Panimula sa mga detalye ng PCIe 5.0

• Panimula sa mga detalye ng PCIe 5.0

Nakumpleto ang detalye ng PCIe 4.0 noong 2017, ngunit hindi ito suportado ng mga platform ng consumer hanggang sa 7nm Rydragon 3000 series ng AMD, at dati ay mga produkto lamang tulad ng supercomputing, enterprise-class na high-speed storage, at network device ang gumamit ng PCIe 4.0 na teknolohiya.Kahit na ang PCIe 4.0 na teknolohiya ay hindi pa nailalapat sa isang malaking sukat, ang PCI-SIG na organisasyon ay matagal nang bumubuo ng isang mas mabilis na PCIe 5.0, ang signal rate ay nadoble mula sa kasalukuyang 16GT/s hanggang 32GT/s, ang bandwidth ay maaaring umabot sa 128GB/ s, at ang bersyon 0.9/1.0 na detalye ay nakumpleto na.v0.7 na bersyon ng PCIe 6.0 standard text ay naipadala sa mga miyembro, at ang pagbuo ng pamantayan ay nasa track.Ang pin rate ng PCIe 6.0 ay nadagdagan sa 64 GT/s, na 8 beses kaysa sa PCIe 3.0, at ang bandwidth sa mga x16 na channel ay maaaring mas malaki kaysa sa 256GB/s.Sa madaling salita, ang kasalukuyang bilis ng PCIe 3.0 x8 ay nangangailangan lamang ng isang channel ng PCIe 6.0 upang makamit.Bilang malayo sa v0.7 ay nababahala, PCIe 6.0 ay nakamit ang karamihan sa mga tampok na orihinal na inihayag, ngunit ang paggamit ng kuryente ay pa rin ang karagdagang pagbutid, at ang pamantayan ay bagong ipinakilala ang L0p power configuration gear.Siyempre, pagkatapos ng anunsyo sa 2021, ang PCIe 6.0 ay maaaring maging komersyal na magagamit sa 2023 o 2024 sa pinakamaaga.Halimbawa, naaprubahan ang PCIe 5.0 noong 2019, at ngayon lang may mga kaso ng aplikasyon

Kung ikukumpara sa mga nakaraang karaniwang mga pagtutukoy, ang mga pagtutukoy ng PCIe 4.0 ay dumating na medyo huli.Ang mga detalye ng PCIe 3.0 ay ipinakilala noong 2010, 7 taon pagkatapos ng pagpapakilala ng PCIe 4.0, kaya maaaring maikli ang buhay ng mga detalye ng PCIe 4.0.Sa partikular, ang ilang mga vendor ay nagsimulang magdisenyo ng PCIe 5.0 PHY physical layer device.

Inaasahan ng organisasyon ng PCI-SIG na magkakasamang mabubuhay ang dalawang pamantayan sa loob ng ilang panahon, at ang PCIe 5.0 ay pangunahing ginagamit para sa mga device na may mataas na pagganap na may mas mataas na mga kinakailangan sa throughput, tulad ng GPU para sa AI, mga network device, at iba pa, na nangangahulugan na ang PCIe 5.0 ay mas malamang na lumabas sa data center, network, at mga kapaligiran ng HPC.Ang mga device na may mas kaunting pangangailangan sa bandwidth, gaya ng mga desktop, ay maaaring gumamit ng PCIe 4.0.

Para sa PCIe 5.0, ang signal rate ay itinaas mula sa PCIe 4.0's 16GT/s hanggang 32GT/s, gamit pa rin ang 128/130 encoding, at ang x16 bandwidth ay nadagdagan mula 64GB/s hanggang 128GB/s.

Bilang karagdagan sa pagdodoble ng bandwidth, ang PCIe 5.0 ay nagdadala ng iba pang mga pagbabago, binabago ang de-koryenteng disenyo upang mapabuti ang integridad ng signal, pabalik na pagkakatugma sa PCIe, at higit pa.Bilang karagdagan, ang PCIe 5.0 ay idinisenyo na may mga bagong pamantayan na nagpapababa ng latency at pagpapahina ng signal sa malalayong distansya.

Inaasahan ng organisasyong PCI-SIG na makumpleto ang 1.0 na bersyon ng detalye sa Q1 sa taong ito, ngunit maaari silang bumuo ng mga pamantayan, ngunit hindi nila makokontrol kapag ang terminal device ay ipinakilala sa merkado, at inaasahan na ang unang PCIe 5.0 Ang mga device ay magde-debut sa taong ito, at mas maraming produkto ang lalabas sa 2020. Gayunpaman, ang pangangailangan para sa mas mataas na bilis ay nag-udyok sa karaniwang katawan na tukuyin ang susunod na henerasyon ng PCI Express.Ang layunin ng PCIe 5.0 ay pataasin ang bilis ng pamantayan sa pinakamaikling panahon.Samakatuwid, ang PCIe 5.0 ay idinisenyo upang pataasin lamang ang bilis sa pamantayan ng PCIe 4.0 nang walang anumang iba pang makabuluhang bagong tampok.

Halimbawa, hindi sinusuportahan ng PCIe 5.0 ang mga signal ng PAM 4 at kasama lang ang mga bagong feature na kailangan para paganahin ang pamantayan ng PCIe na suportahan ang 32 GT/s sa pinakamaikling panahon.

Mga hamon sa hardware

Ang pangunahing hamon sa paghahanda ng isang produkto upang suportahan ang PCI Express 5.0 ay nauugnay sa haba ng channel.Kung mas mabilis ang signal rate, mas mataas ang carrier frequency ng signal na ipinadala sa pamamagitan ng PC board.Dalawang uri ng pisikal na pinsala ang naglilimita sa lawak kung saan maaaring magpalaganap ang mga inhinyero ng mga signal ng PCIe:

· 1. Pagpapalambing ng channel

· 2. Reflections na nangyayari sa channel dahil sa impedance discontinuities sa mga pin, connectors, through-hole at iba pang mga istraktura.

Ang detalye ng PCIe 5.0 ay gumagamit ng mga channel na may -36dB attenuation sa 16 GHz.Ang frequency na 16 GHz ay ​​kumakatawan sa Nyquist frequency para sa 32 GT/ s digital na signal.Halimbawa, kapag nagsimula ang signal ng PCIe5.0, maaaring mayroon itong tipikal na peak-to-peak na boltahe na 800 mV.Gayunpaman, pagkatapos na dumaan sa inirerekomendang -36dB channel, ang anumang pagkakahawig sa isang bukas na mata ay mawawala.Sa pamamagitan lamang ng paglalapat ng transmitter based equalization (de-accentuating) at receiver equalization (isang kumbinasyon ng CTLE at DFE) makakapasa ang PCIe5.0 signal sa channel ng system at tumpak na mabibigyang-kahulugan ng receiver.Ang minimum na inaasahang taas ng mata ng isang PCIe 5.0 signal ay 10mV(post-equalization).Kahit na may malapit-perpektong low-jitter transmitter, ang makabuluhang attenuation ng channel ay binabawasan ang signal amplitude hanggang sa punto kung saan ang anumang iba pang uri ng pagkasira ng signal na dulot ng reflection at crosstalk ay maaaring isara upang maibalik ang mata.