Panimula PCIe 6.0

Inihayag ng PCI-SIG Organization ang opisyal na paglabas ng PCIe 6.0 specification standard v1.0, na nagdedeklara ng pagkumpleto.

Sa pagpapatuloy ng kumbensyon, ang bilis ng bandwidth ay patuloy na dumoble, hanggang 128GB/s (unidirectional) sa x16, at dahil pinapayagan ng teknolohiyang PCIe ang full-duplex bidirectional data flow, ang kabuuang two-way throughput ay 256GB/s. Ayon sa plano, magkakaroon ng mga komersyal na halimbawa 12 hanggang 18 buwan pagkatapos mailathala ang pamantayan, na bandang 2023, ay dapat munang nasa server platform. Ang PCIe 6.0 ay darating sa katapusan ng taon, sa pinakamaaga, na may bandwidth na 256GB/s.

Balik tayo sa teknolohiya mismo, ang PCIe 6.0 ang itinuturing na pinakamalaking pagbabago sa halos 20 taong kasaysayan ng PCIe. Sa totoo lang, ang PCIe 4.0/5.0 ay isang maliit na pagbabago lamang ng 3.0, tulad ng 128b/130b encoding na nakabatay sa NRZ (Non-Return-to-Zero).

Lumipat ang PCIe 6.0 sa PAM4 pulse AM signaling, 1B-1B coding, ang isang signal ay maaaring magkaroon ng apat na encoding (00/01/10/11) na estado, doble ang nauna, na nagpapahintulot sa hanggang 30GHz na frequency. Gayunpaman, dahil mas marupok ang PAM4 signal kaysa sa NRZ, nilagyan ito ng mekanismo ng pagwawasto ng error sa forward ng FEC upang itama ang mga error sa signal sa link at matiyak ang integridad ng data.

Bukod sa PAM4 at FEC, ang huling pangunahing teknolohiya sa PCIe 6.0 ay ang paggamit ng FLIT (Flow Control Unit) encoding sa antas na lohikal. Sa katunayan, ang PAM4, FLIT ay hindi isang bagong teknolohiya, sa 200G+ ultra-high-speed Ethernet ay matagal nang inilapat, na nabigo ang PAM4 na malawakang isulong ang dahilan ay masyadong mataas ang gastos sa pisikal na layer.

Bukod pa rito, nananatiling backward compatible ang PCIe 6.0.

Patuloy na dinoble ng PCIe 6.0 ang I/O bandwidth sa 64GT/s ayon sa tradisyon, na inilalapat sa aktwal na PCIe 6.0X1 unidirectional bandwidth na 8GB/s, PCIe 6.0×16 unidirectional bandwidth na 128GB/s, at pcie 6.0×16 bidirectional bandwidth na 256GB/s. Ang PCIe 4.0 x4 SSDS, na malawakang ginagamit ngayon, ay mangangailangan na lamang ng PCIe 6.0 x1 para magawa ito.

Ipagpapatuloy ng PCIe 6.0 ang 128b/130b encoding na ipinakilala sa panahon ng PCIe 3.0. Bukod sa orihinal na CRC, kapansin-pansin na sinusuportahan din ng bagong channel protocol ang PAM-4 encoding na ginagamit sa Ethernet at GDDR6x, na pumapalit sa PCIe 5.0 NRZ. Mas maraming data ang maaaring maimpake sa isang channel sa parehong dami ng oras, pati na rin ang isang low-latency data error correction mechanism na kilala bilang forward error correction (FEC) upang gawing posible at maaasahan ang pagtaas ng bandwidth.

Maraming tao ang maaaring magtanong, madalas na hindi nauubos ang bandwidth ng PCIe 3.0, ano ang gamit ng PCIe 6.0? Dahil sa pagtaas ng mga aplikasyon na sabik sa data, kabilang ang artificial intelligence, ang mga IO channel na may mas mabilis na transmission rate ay lalong nagiging demand ng mga customer sa propesyonal na merkado, at ang mataas na bandwidth ng teknolohiyang PCIe 6.0 ay maaaring ganap na ma-unlock ang performance ng mga produktong nangangailangan ng mataas na IO bandwidth kabilang ang mga accelerator, machine learning at mga aplikasyon ng HPC. Umaasa rin ang PCI-SIG na makikinabang mula sa lumalaking industriya ng automotive, na isang mainit na lugar para sa mga semiconductor, at ang PCI-Special Interest Group ay bumuo ng isang bagong PCIe Technology working group upang tumuon sa kung paano mapataas ang pag-aampon ng teknolohiyang PCIe sa industriya ng automotive, dahil kitang-kita ang pagtaas ng demand ng ecosystem para sa bandwidth. Gayunpaman, dahil ang microprocessor, GPU, IO device at data storage ay maaaring konektado sa data channel, PC upang makuha ang suporta ng PCIe 6.0 interface, kailangang maging mas maingat ang mga tagagawa ng motherboard upang ayusin ang cable na maaaring humawak ng mga high-speed signal, at kailangan ding gumawa ng mga kaugnay na paghahanda ang mga tagagawa ng chipset. Tumanggi ang isang tagapagsalita ng Intel na sabihin kung kailan idadagdag ang suporta para sa PCIe 6.0 sa mga device, ngunit kinumpirma na susuportahan ng consumer Alder Lake at server side na Sapphire Rapids at Ponte Vecchio ang PCIe 5.0. Tumanggi rin ang NVIDIA na sabihin kung kailan ipapakilala ang PCIe 6.0. Gayunpaman, sinusuportahan na ng BlueField-3 Dpus para sa mga data center ang PCIe 5.0; Tinutukoy lamang ng PCIe Spec ang mga function, performance, at parameter na kailangang ipatupad sa physical layer, ngunit hindi tinukoy kung paano ipatupad ang mga ito. Sa madaling salita, maaaring idisenyo ng mga tagagawa ang istruktura ng physical layer ng PCIe ayon sa kanilang sariling mga pangangailangan at aktwal na kondisyon upang matiyak ang functionality! Mas maraming espasyo ang maaaring gamitin ng mga tagagawa ng cable!